力成面板封裝奪大單 自主開發技術獲博通、超微包下產能
原文標題：力成面板封裝奪大單 自主開發技術獲博通、超微包下產能
發布時間：2026/08/27 00:08:18
記者署名：經濟日報 記者李孟珊／台北報導
原文內容：
力成董事長蔡篤恭。記者邱德祥／攝影
封測大廠力成（6239）董事長蔡篤恭昨（26）日表示，旗下自主開發的PiFO面板級封裝技術獲博通、超微等美系大廠採用，大客戶已包下產能，「2027年將是力成AI封裝爆發年」；此外，力成在光通訊相關布局也有好消息，將是另一成長動能。
力成是台灣半導體大廠跨入面板級封裝的先驅代表，惟過去相對低調。蔡篤恭昨天親自出面對外界揭露相關技術新進展，並開放部分產線參觀，讓外界一窺當中奧秘。
蔡篤恭提到，力成自主開發的PiFO面板級封裝技術已獲美系大客戶採用，預計2027年中整合ASIC與高頻寬記憶體（HBM）的AI晶片正式量產，並達到規模經濟。力成並同步在光通訊領域發力，光學引擎（OE）今年底有望小量出貨，與ASIC整合的共同封裝光學（CPO）則鎖定明年量產。
蔡篤恭強調，2027年將是力成「AI封裝爆發年」，面板級封裝可望成為明年以後最重要的成長動能，且目前相關產能已被超微、博通等客戶包下，無法支援更多客戶需求，顯示AI大廠對面板級封裝的需求相當強勁。
力成先進封裝技術研發暨營運資深副總經理林基正說明，力成的PiFO技術是在面板上製作底層重布線層（RDL），利用矽橋接晶片（bridge die）連結ASIC與HBM，並以微凸塊（micro bump）進行接合，再於模封表面製作上層RDL，最後完成基板接合，形成完整的AI封裝模組。
林基正說，PiFO概念類似台積電CoWoS-L及英特爾EMIB，但在製程與載板設計上有所區隔，相較CoWoS採圓形晶圓生產，PiFO使用510×515毫米方形面板排版，一片面板依產品尺寸可產出約45至90顆，面積利用率及成本效益更高。
他指出，相較於EMIB技術必須在載板挖槽、嵌入橋接晶片，PiFO在封裝端完成矽橋連接，再搭配一般ABF載板，製程彈性及良率更具優勢。
蔡篤恭說，力成自2016年成立FOPLP實驗線，2018年完成技術開發，2021年決定建廠，2023年產線就位，歷經近十年投入，逐步建立從面板RDL、晶片貼合、模封到基板接合的一站式能力，相關產線投資金額超過200億元。
法人預期，待2027年中量產並跨過損益兩平門檻後，相關業務至少可在一年內為力成貢獻每股純益逾3元。
心得/評論：
力成在8月25日盤後發布公告買回庫藏股 另外在8月14日和8月18日盤後亦有公告買回
庫藏股 如今傳出力成旗下自主開發的PiFO面板級封裝技術獲博通、超微等美系大廠
採用 對力成和公司股東而言是好消息 300近在咫尺
--