華為最新晶片被看光光！研調拆解揭一
※ 引述《squelch (小迷糊)》之銘言：
: 外行看熱鬧，內行看門道。
: 有真的在看這個行業華為晶片表現的
: 不會看9030
: 而是早在一個月前就注意到極客灣的評論
: 極客灣評論9050實驗板的數據表現不俗
: 剩下就等著看正式發貨後切片結果
: 因為9050才是真正實現華為韜定律的產品
: 整個行業都在看華為是如何克服沒有EDA支援下
: 實現三層晶圓鍵合，
: 中間層的導熱層及其電性又是什麼材料？
: 結構怎麼設計？
: 華為的混合鍵合又是用到什麼結構與材料
: 9050才是判斷華為晶圓製造技術發展的指標
內行的
不過應該可以推敲一二了
前幾週小米發表的O100
底層邏輯應是用SMIC N+2 or t N6
上面疊了兩層LPDDR
就是用Bumpless 的Cu-Cu HB
WoW 邏輯堆疊記憶體
對就是黃董一直吹的那個
密度很驚人喔 pitch做到了1.4um
推測應該不是GG做的
GG對外宣稱的數字沒有到1.4um
B站有人拿來切電鏡了
頻寬達到了1.2TB/s
你提到的9月華為發表的9050
應該依賴的是相同供應商做的
Hybrid Bonding
但華為的應該是Logic 互疊
這個難度更高一些
到時候看看效能怎麼樣 如何解決熱
小米的O100這版出來
基本上不懷疑
海思論文提到的他們2026能做1.4um pitch
我猜應該是長江存儲
-武漢新芯相關企業做出來的
因為他們的Hybrid Bonding 早就用在
NAND疊CMOS Wafer了
我再幫你補充一下，目前混合鍵合分四種產品線
Image sensor(CCD),Memory,Logic,uLED
我現在只講TSMC現在公開的技術階段 SOIC
它的pitch 是"9~2um", W2W or D2W 方式。
它已經比TSMC公開的製程技術還要先進了。
雖然有台積電工程師說能做到0.5um ，
但因為沒有實際公開，所以我當TSMC沒有。
所以啊，簡單來說，中國現在唯一的卡點只剩EUV。
只要有EUV設備出現，那中國所有製程技術就算都打通關了。
而且不只是打通，甚至在某些部分還是領先世界的狀態。
--